# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-270781

(43) Date of publication of application: 20.09,2002

(51)Int.CI.

H01L 27/06 G05F 1/56 H01L 21/76 H01L 27/04 H01L 21/822 H01L 21/8234 H01L 21/8238 H01L 27/092

H01L 29/78

(21)Application number: 2001-069399

(71)Applicant: RICOH CO LTD

(22)Date of filing:

12.03:2001


(72)Inventor: NEGORO TAKAAKI

KIMURA TAKESHI

## (54) SEMICONDUCTOR DEVICE AND CONSTANT-VOLTAGE CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent damage to the gate oxide film of a lateral DMOS transistor. SOLUTION: The P-channel lateral DMOS transistor 5 as an output transistor is installed across an input terminal 1 and an output terminal 3. A protective diode 11 is connected across the gate electrode interconnection of the transistor 5 and the source of the transistor 5. The protective diode has a reverse breakdown strength which is about half the gate-oxide-film breakdown voltage of the transistor 5. When the voltage of the gate electrode interconnection of the transistor 5 becomes about half the gate-oxide-film breakdown voltage of the transistor 5, the protective diode 11 is broken down, droppage in the voltage of the gate-electrode interconnection is prevented, and damages to the gate oxide film of the transistor 5 is prevented.



#### **LEGAL STATUS**

[Date of request for examination]

17.05.2004

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-270781 (P2002-270781A)

(43)公開日 平成14年9月20日(2002.9.20)


(51) Int.Cl. <sup>7</sup>		識別記号		F I			デーマコート*(参考)			
H01L	27/06	311		H0:	l L	27/06		311B	5 F O 3	2
11012	2.,00			G 0	5 F	1/56		310C	5 F O 3	8
G05F	1/56	310		н0	1 L	21/76		M	5 F 0 4	8
	21/76	0.20						S	5F14	0
HUIL						27/04		н	5H43	0
	27/04		審査請求	未韻求	耐才		OL	(全 11 頁)	最終頁	に続く 
(21)出願番号		特顧2001-69399( P200	1-69399)	(71) 出願人 000008 株式会		6747 e社リコ				
(22)出顧日		平成13年3月12日(2001.3.12)		(72)	発明	東京都 根来	8大田区 宝昭 8大田区	中馬込1丁目 中馬込1丁目		株式
				(72)	発明	者 木村 東京社	♪コー内 毎史 郡大田区 ♪コー内	中馬込1丁目	3番6号	株式
				(74)	代理	人 10008				
									最終頁	に続く

## (54) 【発明の名称】 半導体装置及び定電圧回路

#### (57)【要約】

【課題】 横形DMOSトランジスタのゲート酸化膜の 損傷を防止する。

【解決手段】 入力端子1と出力端子3との間に出力トランジスタとしてのPチャネル型横形DMOSトランジスタ5のゲート電極配線と横形DMOSトランジスタ5のゲート電極配線と横形DMOSトランジスタ5のソースとの間に保護ダイオード11が接続されている。保護ダイオード11は横形DMOSトランジスタ5のゲート酸化膜破壊耐圧の約2分の1の逆耐圧をもつ。横形DMOSトランジスタ5のゲート酸化膜破壊耐圧の約2分の1になったとき、保護ダイオード11が降伏を起こし、ゲート電極配線の電圧の降下を防止し、横形DMOSトランジスタ5のゲート酸化膜の損傷を防止する。



#### 【特許請求の範囲】

【請求項1】 横形DMOSトランジスタを備えた半導体装置において、

前記横形DMOSトランジスタのゲート電極配線に、この横形DMOSトランジスタのゲート酸化膜破壊電圧より低い降伏電圧をもつ保護ダイオードが接続されていることを特徴とする半導体装置。

【請求項2】 前配保護ダイオードは、前配横形DMO Sトランジスタが形成されている基板に形成された縦型パイポーラトランジスタ構造のエミッタとコレクタを共通とし、ベースとの間で形成するPNダイオードである請求項1に記載の半導体装置。

【請求項3】 前記横形DMOSトランジスタが形成されている基板にはコンベンショナル型MOSトランジスタも形成されており、前記横形DMOSトランジスタのゲート酸化膜の膜厚が前記コンベンショナル型MOSトランジスタのゲート酸化膜の膜厚よりも薄く形成されている請求項1又は2に記載の半導体装置。

【請求項4】 基準電圧発生回路と、前記基準電圧発生 回路の出力を一方の入力とし、出力電圧を分圧した電圧 を他方の入力とする差動増幅回路と、前記差動増幅回路 により制御される出力トランジスタとを備えた定電圧回 路において、

前記出カトランジスタは横形DMOSトランジスタにより構成され、前記横形DMOSトランジスタのゲート電極配線に、この横形DMOSトランジスタのゲート酸化 膜破壊電圧より低い降伏電圧をもつ保護ダイオードが接続されていることを特徴とする定電圧回路。

【請求項5】 前記出カトランジスタを構成する横形DMOSトランジスタのゲート酸化膜の膜厚は、前記基準電圧回路もしくは前記差動増幅回路又はそれらの両方に含まれるコンペンショナル型MOSトランジスタのゲート酸化膜の膜厚よりも薄く形成されている請求項4に記載の定電圧回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、横形 DMOSトランジスタを備えた半導体装置と、横形 DMOSトランジスタを出カトランジスタとして備えた定電圧回路に関するものである。ここで、横形 DMOSトランジスタとは、ソース領域を囲むようにソース領域及びドレイン領域とは逆導電型の低濃度不純物層を備え、ゲート電極直下の低濃度不純物層表面をチャネル領域とする電界効果トランジスタ(横方向二重拡散絶縁ゲート型電界効果トランジスタ)をいう。

#### [0002]

【従来の技術】高耐圧の定電圧回路としては、出カトランジスタとしてバイポーラトランジスタを使用した低コストの製品が多く出ている。図11は、出カトランジスタとしてバイポーラトランジスタを使用した定電圧回路

の一例を示す回路図である。基準電圧発生回路9の出力電圧と、出力端子3の電圧を分圧抵抗R1とR2で分割された電圧を差動増幅回路7により比较し、差動増平の出力により出力トランジスタ4を制御する。出力端子3の電圧を分圧抵抗R1とR2で分割した電圧が基準電回路9の出力電圧よりも小さいとき、差動増幅はなる。 逆に出力端子3の電圧を抵抗R1とR2が分割した電とかまではから、出力端子3の電圧は大きくたとの電圧を抵抗R1とR2が分割した電とが基準電回路7の出力は小さくなり、出力端子3の電圧は大きいとき、差動増幅回路7の出力は大きくなり、出力端子3の電圧は一定に保たれる(特開2000-235422公報参照)

【0003】しかし、出力トランジスタとしてバイポーラトランジスタを使用した定電圧回路では、電流駆動方式であるため消費電流が下げられず、省エネルギーの時代には合わない製品となってきている。そこで、定電圧回路の出力トランジスタとしてコンベンショナル型MOSトランジスタとは、ドレイン領域がチャネル領域より濃い不純物濃度で形成された構造のMOSトランジスタをいう。出力トランジスタとしてコンベンショナル型MOSトランジスタを使用した定電圧回路は消費電流が非常に少ないというメリットがある。

#### [0004]

【発明が解決しようとする課題】出カトランジスタとしてコンベンショナル型MOSトランジスタを用いた定電圧回路の製品化にあたり、出カトランジスタとしてのコンベンショナル型MOSトランジスタのゲート酸化膜を厚くし、ソースドレイン間の距離を大きくすることによって、出カトランジスタの耐圧の向上を図っている。しかし、ソースドレイン間の距離を大きくすると、パイポーラ製品よりもチップ面積が非常に大きくなってしまうという問題があった。

【0005】そこで、出カトランジスタとして、MOSトランジスタでも横形DMOSトランジスタを使用すれば、ソースドレイン間の距離を離さずに出カトランジスタをを使用すれるを形成することができるので、チップ面積をかなり縮小できる。横形DMOSトランジスタでは、ゲート酸化度の原厚を傾斜拡散で構成してMOSトランジスタの動作電圧(しきい値電圧)Vthを制御してがあので、ソースドレイン間の耐圧を高くするためにゲート酸化膜の膜厚を厚くするとしきい値電圧Vthはのののときしきい値電圧Vthはの、8V、ゲート酸化膜の膜厚が50nmのときしきい値電圧Vthは1.5V、ゲート酸化膜の膜厚が80nmのときしたでは1.5V、ゲート酸化膜の膜厚が80nmのときしたい値電圧Vthは2.5Vになる。すなわち、横形DMOSトランジスタを出カトランジスタとして定電圧回路に

組み込んだとき、低い電圧で動作できないという問題があった。このため、横形DMOSトランジスタのゲート酸化膜の膜厚は50nm以下の膜厚で形成せざるをえない。

【〇〇〇6】しかし、横形DMOSトランジスタのゲート酸化膜の膜厚を薄くすると、ゲート酸化膜の破壊耐圧が低くなり、出力電流に対して横形DMOSトランジスタが充分な消費電流能力をもっていたとしても、万一、入力電圧がゲート酸化膜にかかった場合、ゲート酸化膜破壊をおこしたり、破壊に至らなくてもトランジスタ特性を変えてしまったりするという問題があった。このような問題は、定電圧回路に限らず、横形DMOSトランジスタを備えた半導体装置全般にいえることである。

【〇〇〇7】本発明の第1の目的は、横形DMOSトランジスタを備えた半導体装置において、横形DMOSトランジスタのゲート酸化膜の損傷を防止できる半導体装置を提供することである。本発明の第2の目的は、横形DMOSトランジスタを出カトランジスタとして用い、この横形DMOSトランジスタのゲート酸化膜の損傷を防止できる定電圧回路を提供することである。

#### [0008]

【課題を解決するための手段】本発明の半導体装置は、 横形DMOSトランジスタを備えた半導体装置であっ て、横形DMOSトランジスタのゲート電極配線に、こ の横形DMOSトランジスタのゲート酸化膜破壊電圧よ り低い降伏電圧をもつ保護ダイオードが接続されている ものである。ここで、ゲート酸化膜破壊電圧は絶対値で 表される。

【0009】保護ダイオードが降伏を起こすことにより、ゲート電極配線の電圧は、横形DMOSトランジスタのゲート酸化膜破壊電圧にならない。これにより、横形DMOSトランジスタがゲート酸化膜破壊を起こすのを防止することができる。

【〇〇1〇】本発明の定電圧回路は、基準電圧発生回路と、基準電圧発生回路の出力を一方の入力とし、出力電圧を分圧した電圧を他方の入力とする差動増幅回路と、差動増幅回路により制御される出力トランジスタとを備えた定電圧回路であって、出力トランジスタは横形DMOSトランジスタのゲート電極配線に、この横形DMOSトランジスタのゲート酸化膜破壊電圧より低い降伏電圧をもつ保護ダイオードが接続されているものである。

【〇〇11】本発明の定電圧回路の一態様は、出カトランジスタを構成する横形DMOSトランジスタのゲート酸化膜の膜厚が基準電圧回路もしくは差動増幅回路又はそれらの両方に含まれるコンペンショナル型MOSトランジスタのゲート酸化膜の膜厚よりも薄く形成されているものである。

【0012】横形DMOSトランジスタのゲート電極配 線に、横形DMOSトランジスタのゲート酸化膜破壊電 圧より低い降伏電圧をもつ保護ダイオードが接続されているので、横形DMOSトランジスタのゲート酸化膜の損傷を防止できる。これにより、横形DMOSトランジスタのゲート酸化膜の膜厚をコンベンショナル型MOSトランジスタよりも薄く形成することができる。その結果、出カトランジスタを構成する横形DMOSトランジスタのゲート酸化膜の損傷を防止でき、チップ面積を縮小化でき、かつ低い電圧で動作させることができるようになる。

#### [0013]

【発明の実施の形態】本発明の半導体装置において、保護ダイオードの一例は、横形DMOSトランジスタが形成されている基板に形成された縦型パイポーラトランジスタ構造のエミッタとコレクタを共通とし、ベースとの間で形成するPNダイオードである。縦型パイポーラトランジスタ構造のエミッタとコレクタを共通にすることにより基板から分離でき、PNダイオードが逆方向電圧で降伏しても基板側へ電流が流れないので、誤動作を防止することができる。また、このPNダイオードは拡散層で構成されているので逆方向電流がほとんど流れず、差動増幅回路の出力への影響も少ない。

【〇〇14】本発明の半導体装置の一態様は、横形DMOSトランジスタが形成されている基板にはコンベンショナル型MOSトランジスタも形成されており、横形DMOSトランジスタのゲート酸化膜の膜厚がコンベンショナル型MOSトランジスタのゲート酸を膜厚をコンベンショナル型MOSトランジスタのゲート酸化膜の膜厚をコンベンショナル型MOSトランジスタのゲート酸化膜の膜厚をコンベンショナル型MOSトランジスタのゲート酸化膜の損傷を防止することができ、横形DMOSトランジスタを低い電圧で動作させることができるようになる。

#### [0015]

【実施例】図1は、半導体装置の一実施例を備えた定電 圧回路の一実施例を示す回路図である。この定電圧回路 は正の出力電圧をもつものである。電源に接続される入 カ端子(Vin)1と、負荷に接続される出力端子(V out)3との間に、出カトランジスタを構成するPチ ャネル型横形DMOSトランジスタ(以下、PchLD MOSトランジスタという)5が設けられている。差動 増幅回路7が設けられており、差動増幅回路7の出力端 子はPchLDMOSトランジスタ5のゲート電極に接 続されている。差動増幅回路7の反転入力端子は基準電 圧発生回路(V r e f )9に接続されている。反転入力 端子には基準電圧発生回路9から基準電圧が印加され る。非反転入力端子には、PchLDMOSトランジス タ5の出力電圧を分圧抵抗R1とR2で分圧した電圧が 印加される。差動増幅回路7及び基準電圧発生回路9の 電源は入力端子1から供給される。差動増幅回路7、基 準電圧発生回路 9 及び抵抗 R 2 は接地されている。

【0016】PchLDMOSトランジスタ5のゲート電極へつながる配線(ゲート電極配線)と、PchLDMOSトランジスタ5のソースとの間に保護ダイオード11が接続されている。保護ダイオード11は縦型バイポーラトランジスタ構造であり、そのエミッタとコレクタを共通とし、ベースとの間で形成するPNダイオードにより構成されており、PchLDMOSトランジスタ5がゲート酸化膜破壊を起こす程度の大きさの電圧(ゲート酸化膜破壊耐圧)の約2分の1の逆耐圧をもつものである。

【0017】この実施例では、例えばPchLDMOSトランジスタ5のゲート酸化膜破壊耐圧は30Vであり、保護ダイオード11の降伏電圧は15Vである。PchLDMOSトランジスタ5のソース電位は30Vである。入力端子1からの入力電圧を降圧させる場合、入力電圧を抵抗比分割で出力させるが、出力端子3に接続される外部負荷に流す電流量によりPchLDMOSトランジスタ5のオン抵抗を可変させなければ出力電圧が一定にならない。このため、差動増幅回路7内で基準電圧発生回路9からの基準電圧と抵抗R1、Rからの帰還抵抗電圧を比較させることにより出力電圧を一定にする。

【〇〇18】ここで、出力電流の変化が大きい場合に、差動増幅回路7から出力される電圧が入力電圧から基準電圧付近まで下がる可能性がある。差動増幅回路7の出力、ひいてはPchlDMOSトランジスタ5のゲート電極配線の電圧が15V以下になったとき、保護ダイオード11が降伏を起こし、出力トランジスタのゲート電極配線の電圧の降下を防止する。これにより、PchlDMOSトランジスタ5のゲート・ソース間の電位差が15Vより大きくなるのを防止することができ、PchlDMOSトランジスタ5のゲート酸化膜の損傷を防止することができる。

【0019】図2は、差動増幅回路7の一例を示す回路 図である。ただし、本発明の定電圧回路を構成する差動 増幅回路はこれに限定されるものではなく、種々の差動 増幅回路を用いることができる。一対の差動入力用のN チャネル型コンベンショナル型MOSトランジスタ(以 下、NchMOSトランジスタという)Nch3,Nc h4のドレインがそれぞれNチャネル型コンペンショナ ル型MOSトランジスタ(以下、PchMOSトランジ スタという)Pch1,Pch2を介して入力端子1に 接続されている。PchMOSトランジスタPch1, Pch2のゲート電極が相互に接続され、いずれか一方 のNchMOSトランジスタ、例えばNch4のドレイ ンに接続されることにより、PchMOSトランジスタ Pch1,Pch2が負荷の役割を果たしている。Nc hMOSトランジスタNch3のゲート電極には基準電 圧発生回路9の電圧(Vref)が入力され、NchM OSトランジスタNch4のゲート電極には帰還抵抗電圧(分圧抵抗R1,R2による電位)が入力される。NchMOSトランジスタNch3,Nch4のソースは相互に接続され、定電流回路8を介して接地されている。この差勁増幅回路7ではPchMOSトランジスタPch1、NchMOSトランジスタNch3間の接続点NODE1が出力端子となって、LDMOSトランジスタ5のゲート電極に接続されている。

【0020】図1及び図2に示す実施例では、保護ダイオード11が入力端子1につながる入力電圧ラインと差動増幅回路7の出力端子(接続点NODE1)の間に設けられているので、差動増幅回路7のNchMOSトランジスタNch3で電流制限がかかり、大電流が流れることがない。これにより、差動増幅回路7内のMOSトランジスタPch1、Pch2、Nch3、Nch4の損傷及び保護ダイオード11の損傷を防止できる。

【0021】図3は、図1の定電圧回路を構成するPchLDMOSトランジスタ5、保護ダイオード11、抵抗R1又はR2を構成する高抵抗ポリシリコンパターン、並びに差動増幅回路7を構成するNchMOSトランジスタ及びPchMOSトランジスタを示す断面図である。基板抵抗が20 $\Omega$ cm程度のP型半導体基板13表面に、LOCOS(LocalOxidation of Silicon)法により形成された素子分離用のフィールド酸化膜15が形成されている。

【0022】PchMOSトランジスタ17の領域には、半導体基板13にN型ウエル領域(Nwell)17aが形成されている。N型ウエル領域17a内にP型ソース領域17sとP型ドレイン領域17dが間隔をもって形成されている。ソース領域7s、ドレイン領域7d間のN型ウエル領域17上に、例えば膜厚が60nmのゲート酸化膜17oxを介して、ポリシリコンからなるゲート電極17gが形成されており、ゲート電極17g下のN型ウエル領域17a表面がチャネル領域となる。ゲート電極17gにはP型不純物、例えばボロンが注入されている。

【0023】NchMOSトランジスタ19の領域には、半導体基板13にP型ウエル領域(Pwell)19aが形成されている。P型ウエル領域19a内にN型ソース領域19sとN型ドレイン領域19dが間隔をもって形成されている。ソース領域19s、ドレイン領域19d間のP型ウエル領域19上に、例えば膜厚が60nmのゲート酸化膜19oxを介して、ポリシリコンからなるゲート電極19gが形成されており、ゲート電極19g下のP型ウエル領域19a表面がチャネル領域となる。ゲート電極19gにはN型不純物、例えばリンが注入されている。

【0024】この実施例では、差動増幅回路7を構成す るPchMOSトランジスタ17及びNchMOSトラ ンジスタ19について、N型ウエル領域17a及びP型 ウエル領域19aのチャネル領域の不純物濃度は1.5×1016cm-3であり、ソース領域17s,19s及びドレイン領域17d,19dの不純物濃度は5.0×1019cm-3以上であり、両トランジスタ17,19ともに、ソース領域17s,19s及びドレイン領域17d,19dの方がチャネル領域よりも不純物濃度が濃い構造(コンベンショナル型MOSトランジスタ)となっている

【0025】PchLDMOSトランジスタ5の領域に は、半導体基板13に、半導体基板13との分離用のN 型ウエル領域5aが形成されている。N型ウエル領域5 a内にP型ウエル領域5bが形成されている。P型ウエ ル領域5b内にN型ウエル領域5cが形成されており、 N型ウエル領域5c内にP型ソース領域5sが形成され ている。P型ウエル領域5bはドレイン領域となり、オ ーミックコンタクト用髙濃度 P 型拡散領域 5 d も形成さ れている。ソース領域5s、髙濃度P型拡散領域5d間 のP型ウエル領域5b上及びN型ウエル領域5c上に、 両ウエル領域5b,5c上にまたがって、例えば膜厚が 30nmのゲート酸化膜5oxを介して、ポリシリコンか らなるゲート電極5gが形成されている。ゲート電極5 g下のN型ウエル領域5c表面がチャネル領域となる。 ゲート電極5gにはP型不純物、例えばボロンが注入さ れている。

【0026】N型ウエル領域5cのチャネル領域の不純物濃度は1.5×10<sup>16</sup>cm<sup>-3</sup>であり、P型ウエル領域5bの不純物濃度は5.0×10<sup>15</sup>cm<sup>-3</sup>であり、PchLDMOSトランジスタ5ではドレイン領域の方がチャネル領域よりも不純物濃度が薄い構造(横形DMOSトランジスタ)となっている。

【0027】保護ダイオード11の領域には、半導体基板13にN型ウエル領域11aが形成されている。N型ウエル領域11a内にP型ウエル領域11b内にN型ウエル領域11 cが形成されている。P型ウエル領域11c内に、N型ウエル領域11cよりも濃い濃度でN型不純物が注入されたオーミックコンタクト領域11dが形成されている。P型ウエル領域11b表面及びN型ウエル領域11 c表面には、例えば膜厚が30nmのシリコン酸化膜1oxが形成されている。

【0028】保護ダイオード11は、縦型バイポーラトランジスタ構造であり、N型ウエル領域(エミッタ)11aとN型ウエル領域(コレクタ)11cを共通とし、P型ウエル領域(ベース)11bとの間でPNダイオードを形成するように配線が接続される。図1も参照して説明すると、N型ウエル領域11a及びN型ウエル領域11cはPchLDMOSトランジスタ5のソースの領域5sにつながる配線に接続され、P型ウエル領域11bはPchLDMOSトランジスタ5のゲート電極5gにつながる配線に接続される。

【0029】例えばリンが注入されたポリシリコン膜からなる高抵抗ポリシリコンパターン21の領域には半導体基板にP型ウエル領域21bが形成されており、高抵抗ポリシリコンパターン21はP型ウエル領域21bに形成されたフィールド酸化膜15上に形成されている。 高抵抗ポリシリコンパターン21の両端部には、P型不純物が注入されてオーミックコンタクト領域21aが形成されている。

【0030】N型ウエル領域5a,11a,17aのフィールド酸化膜15下の領域には、寄生Pチャネル型フィールドトランジスタの反転防止のためにN型不純物が注入されたN型反転防止領域23が形成されている。P型ウエル領域5b,11b,19a,21bのフィールド酸化膜15下の領域には、寄生Nチャネル型フィールドトランジスタの反転防止のためにP型不純物が注入されたP型反転防止領域25が形成されている。

【0031】図4から図8は、この実施例の製造方法の 一例を示す工程断面図である。

(1) 基板抵抗が20Ωcm程度の半導体基板13上に、PchMOSトランジスタ17、PchLDMOSトランジスタ5及び保護ダイオード11を形成する領域に開口部をもつレジストパターンを形成し、そのレジストパターンをマスクにして、例えば印加電圧が150KeV、ドーズ量が3.0×1012cm-2の条件で半導体基板13にリン注入を行なう。レジスパターンを除去した後、1180℃、24時間の条件でリンの熱拡散を行ない、N型ウエル領域5a,11a,17aを同時に形成する(図4(A)参照)。

【0032】(2) 半導体基板13上に、N型ウエル領域5a内、N型ウエル領域11a内及びNchMOSトランジスタ19形成領域に開口部をもつレジストパターンを形成し、印加電圧が50KeV、ドーズ量が4.0×1012cm-2の条件でポロン注入を行なう。レジスパターンを除去した後、1150℃、8時間の条件でポロンの熱拡散を行ない、N型ウエル領域17内にP型ウエル領域19及びN型ウエル領域5a内にP型ウエル領域5bを同時に形成する(図4(B)参照)。

【0033】(3)各素子を形成する領域を規定するために、半導体基板13上全面に25nmの膜厚でシリコン酸化膜23を形成し、さらにその上に100nmの膜厚でシリコン窒化膜25を形成した後、写真製版技術により素子形成領域のみに窒化膜25が残るようにレジストパターン27を形成する。その後、酸化膜ドライエッチングによりレジストパターン27をマスクにしてシリコン窒化膜25及びシリコン酸化膜23をパターニングする(図4(C)参照)。

【0034】(4) P型ウエル領域5b, 11b, 19a, 21bの周辺部上が開口されるようにレジストパターン29を形成した後、寄生NchMOSトランジスタの反転防止のために、レジストパターン29をマスクに

して、例えば印加電圧が100KeV、ドーズ量が5. 0×10<sup>13</sup>cm<sup>-2</sup>の条件でP型ウエル領域5b,11 b,19a,21bの周辺部にボロンを注入してP型反 転防止領域25を形成する(図5(D)参照)。

【0035】(5)レジストパターン27,29を除去した後、N型ウエル領域5a,11a,17aの周辺部上が開口されるようにレジストパターン31を形成する。寄生PchMOSトランジスタの反転防止のために、レジストパターン31をマスクにして、例えば印加電圧が40KeV、ドーズ量が6.0×10<sup>12</sup>cm<sup>-2</sup>の条件でN型ウエル領域5a,11a,17aの周辺部にリンを注入してP型反転防止領域25を形成する(図5(E)参照)。

【0036】(6)レジストパターン31を除去した後、シリコン酸化膜23及びシリコン窒化膜25を用いたLOCOS法により、半導体基板13表面にフィールド酸化膜15を800nm程度の膜厚で形成する。その後、シリコン窒化膜25及びシリコン酸化膜23を除去する(図5(F)参照)。

【0037】 (7) 露出したN型ウエル領域17aの表 面及びP型ウエル領域5b,11b,19aの表面に、 例えば920℃で熱酸化処理を施して、膜厚が40nm のシリコン酸化膜33を形成する。写真製版技術によ り、N型ウエル領域17a上に開口部をもつレジストパ ターンを形成した後、そのレジストパターンをマスクに して、PchMOSトランジスタ17のしきい値Vthを 決めるために、例えば印加電圧が100KeV、ドーズ 量が5.0×1011cm-2の条件でN型ウエル領域17 aにシリコン酸化膜33を介してリンを注入する。レジ ストパターンを除去した後、写真製版技術によりP型ウ エル領域19a上に開口部をもつレジストパターンを形 成する。そのレジストパターンをマスクにして、Nch MOSトランジスタ19のしきい値Vthを決めるため に、例えば印加電圧が30KeV、ドーズ量が5.0× 1 0 <sup>11</sup> c m<sup>-2</sup>の条件で P型ウエル領域 1 9 a にシリコン 酸化膜33を介してポロンを注入する(図6(G)参 照)。

【0038】(8) レジストパターンを除去した後、写真製版技術により、P型ウエル領域5b及び11b上に開口部をもつレジストパターンを形成する。そのレジストパターンをマスクにして酸化膜エッチングを行ない、P型ウエル領域5b,11bの表面のシリコン酸化膜33を除去する。レジストパターンを除去した後、例えば920℃の熱酸化処理を施して、P型ウエル領域5b,11bの表面に膜厚が30nmのシリコン酸化膜5ox,11oxをそれぞれ形成する。シリコン酸化膜5oxはPchLDMOSトランジスタ5のゲート酸化膜を構成する。このとき、N型ウエル領域17a表面及びP型ウエル領域19a表面のシリコン酸化膜33は膜厚が60nmになり、ゲート酸化膜17ox及び19oxとなる。これ

により、PchLDMOSトランジスタ5のゲート酸化 膜5oxと、PchMOSトランジスタ17のゲート酸化 膜17ox及びNchMOSトランジスタ19のゲート酸 化膜19oxの膜厚を異ならせる(図6(H)参照)。 【0039】(9)例えば減圧CVD(化学的気相成 長)法により、半導体基板13上全面にポリシリコン膜 35を500nmの膜厚で形成する。850℃の熱酸化 処理を施してポリシリコン膜35の表面に膜厚が25 n mのシリコン酸化膜(図示は省略)を形成する。その 後、例えば印加電圧が30KeV、ドーズ畳が1.5× 1 O<sup>14 c m-2</sup>の条件でポリシリコン膜35にリン注入を 行なう。ポリシリコン膜35上に、PchMOSトラン ジスタ17のゲート電極17g形成領域及びPchLD MOSトランジスタ5のゲート電極5g形成領域に開口 部をもつレジストパターン37を形成する。レジストパ ターン37をマスクにして、例えば印加電圧が20Ke V 、ドーズ量が5. 0 × 1 0 <sup>14</sup> c m<sup>−2</sup>の条件でポリシリ コン膜35にポロンを注入して、PchMOSトランジ スタ17のゲート電極17g及びPchLDMOSトラ ンジスタ5のゲート電極5gを形成する(図6(1)参

照)。 【0040】(10)レジストパターン37を除去した 後、ゲート電極5g,17gを含むポリシリコン膜35 の表面に例えば髙温源厚CVD法により900℃の条件 でシリコン酸化膜39を200nmの膜厚で形成する。 ゲート電極5g,17g上、及びP型ウエル領域21b 上のフィールド酸化膜15上の高抵抗ポリシリコンパタ ーン21を形成する領域にシリコン酸化膜39が残るよ うに写真製版技術によりレジストパターンを形成した 後、そのレジストパターンをマスクにして酸化膜エッチ ングを行ない、ゲート電極5g, 17g上及び高抵抗ポ リシリコンパターン21を形成する領域にシリコン酸化 膜39を残す。レジストパターンを除去した後、半導体 基板13上全面にリンを堆積し、ポリシリコン膜35に 例えば950℃、15分間の条件でリンを注入して、リ ン注入されたポリシリコン膜35aを形成する。ここ で、髙抵抗ポリシリコンパターン21の領域のポリシリ コン膜35を髙抵抗ポリシリコンパターン21とする (図7 (J)参照)。

【0041】(11) 堆積したリン及びシリコン酸化膜39を除去した後、写真製版技術により、ゲート電極5g,17g上、髙抵抗ポリシリコンパターン21上、及びNchMOSトランジスタ19のゲート電極19gを形成する領域にレジストパターン41を形成する。レジストパターン41をマスクにして、ポリシリコン膜35aに対してドライエッチングを行ない、ゲート電極5g、17g,19g及び高抵抗ポリシリコンパターン21をパターニングする(図7(K)参照)。

【0042】(12)レジストパターン41を除去した 後、PchLDMOSトランジスタ5のソース領域及び 保護ダイオード11のエミッタ領域に開口部をもつレジストパターン43を形成する。レジストパターン43をマスクにして、例えば印加電圧が100KeV、ドーズ量が3.0×10<sup>13</sup> cm<sup>-2</sup>の条件でP型ウエル領域5b,11bにリンの注入を行なう。その後、例えば1100℃、2時間30分の条件で熱処理を施し、注入したリンを熱拡散させてP型ウエル領域5b内にN型ウエル領域5cを形成し、P型ウエル領域11b内にN型ウエル領域11cを形成する(図7(L)参照)。

【0043】(13)レジストパターン43を除去した 後、NchMOSトランジスタ19形成領域、保護ダイ オード11のオーミックコンタクト用のオーミックコン タクト領域11d形成領域、及び高抵抗ポリシリコンパ ターン21の両端部領域に開口部をもつレジストパター ン45を形成する。露出しているNchMOSトランジ スタ19形成領域のゲート酸化膜19ox及び保護ダイオ ード11形成領域のシリコン酸化膜11oxを酸化膜エッ チングにより除去した後、レジストパターン45及びゲ 一ト電極19gをマスクにして、例えば印加電圧が50 KeV、ドーズ量が6.0×10<sup>15</sup>cm<sup>-2</sup>の条件でヒ素 の注入を行ない、NchMOSトランジスタ19形成領 域のP型ウエル領域19a内にソース領域19s及びド レイン領域19dを形成し、保護ダイオード11形成領 域のN型ウエル領域11c内にオーミックコンタクト用 のオーミックコンタクト領域11dを形成し、髙抵抗ポ リシリコンパターン21の両端部にオーミックコンタク ト領域21aを形成する(図8(M)参照)。その後、 例えば1000℃、20分間の条件で熱処理を施し、続 けて900℃、30分間の条件で熱処理を施して、ゲー ト電極19g表面、ソース領域19s表面、ドレイン領 域19d表面、オーミックコンタクト領域11d表面及 びオーミックコンタクト領域21a表面に膜厚が15n mのシリコン酸化膜(図示は省略)を形成する。

【0044】(14)レジストパターン45を除去した 後、PchLDMOSトランジスタ5形成領域及びPc hMOSトランジスタ17形成領域に開口部をもつレジ ストパターン47を形成する。露出しているPchLD MOSトランジスタ5形成領域のゲート酸化膜5ox及び PchMOSトランジスタ17形成領域のゲート酸化膜 1 7oxを酸化膜エッチングにより除去した後、レジスト パターン47及びゲート電極5g,17gをマスクにし て、例えば印加電圧が30KeV、ドーズ量が2. 5× 1 0 15 c m-2の条件でポロンの注入を行ない、P c h L DMOSトランジスタ5形成領域のN型ウエル領域5c 内にソース領域5sを形成し、P型ウエル領域5b内に 高濃度P型拡散領域5dを形成し、PchMOSトラン ジスタ17形成領域のN型ウエル領域17a内にソース 領域17s及びドレイン17dを形成する(図8(N) 参照)。

【0045】(15)レジストパターン47を除去した

後、半導体基板13上全面に、例えばBPSG膜からなる層間絶縁膜(図示は省略)を常圧CVD法により800nmの膜厚で形成する。その後、900℃、1時間の条件で熱処理を施して、素子領域の形成を完了する(図3参照)。その後、図1に示す構成になるように配線を形成する。

【0046】図9は、定電圧回路の他の実施例を示す回路図である。この定電圧回路は負の出力電圧をもつものである。入力端子(Vin)1と出力端子(Vout)3との間に分圧抵抗R1とR2が順に接続されている。抵抗R2と出力端子3の間に、出力トランジスタを構成するNチャネル型横形DMOSトランジスタ(以下、NchlDMOSトランジスタという)6のソースが接続されている。NchlDMOSトランジスタ6のドレインは接地されている。

【0047】差動増幅回路7が設けられており、差動増幅回路7の出力端子はNchLDMOSトランジスタ6のゲート電極に接続されている。差動増幅回路7の反転入力端子は基準電圧発生回路(Vref)9に接続されている。反転入力端子には基準電圧発生回路9から基準電圧が印加され、非反転入力端子には出力電圧を抵抗R1とR2で分圧した電圧が印加される。差動増幅回路7及び基準電圧発生回路9の電源は入力端子1から供給される。差動増幅回路7及び基準電圧発生回路9は接地されている。

【0048】NchLDMOSトランジスタ6のゲート 電極へつながる配線と、NchLDMOSトランジスタ 6のドレインとの間に保護ダイオード11が接続されて いる。保護ダイオード11は縦型パイポーラトランジス タ構造であり、そのエミッタとコレクタを共通とし、ベ ースとの間で形成するPNダイオードにより構成されて おり(図3参照)、NchLDMOSトランジスタ6の ゲート酸化膜破壊耐圧の約2分の1の逆耐圧をもつもの である。

【0049】この実施例では、例えばNchlDMOSトランジスタ6のゲート酸化膜破壊耐圧は30Vであり、保護ダイオード11の降伏電圧は15Vである。NchlDMOSトランジスタ6のドレインは接地電位である。差動増幅回路7の出力、すなわちNchlDMOSトランジスタ6のゲート電極配線の電圧が15V以上になったとき、保護ダイオード11が降伏を起こし、出力トランジスタのゲート電極配線の電圧の上昇を防止する。これにより、NchlDMOSトランジスタ6のゲートドレイン間の電位差が15Vより大きくなるのを防止することができ、NchlDMOSトランジスタ6のゲート酸化膜破壊を防止することができる。

#### [0050]

【発明の効果】本発明の半導体装置では、横形DMOSトランジスタのゲート電極配線に、この横形DMOSトランジスタのゲート酸化膜破壊電圧より低い降伏電圧を

もつ保護ダイオードが接続されているようにしたので、 横形DMOSトランジスタのゲート酸化膜の損傷を防止 しつつ、出力電流を多く流すことができる横形DMOS トランジスタが使用できる。

【〇〇51】本発明の定電圧回路では、出カトランジスタが横形DMOSトランジスタにより構成され、横形DMOSトランジスタのゲート電極配線に、この横形DMOSトランジスタのゲート酸化膜破壊電圧より低い降伏電圧をもつ保護ダイオードが接続されているようにしたので、横形DMOSトランジスタのゲート酸化膜の膜厚をコンベンショナル型MOSトランジスタのゲート酸化膜の膜厚をコンベンショナル型MOSトランジスタよりも薄く形成でき、出カトランジスタとして横形DMOSトランジスタを用いることにより、チップ面積を縮小化でき、かつ低い電圧で動作させることができるようになる。

### 【図面の簡単な説明】

【図1】定電圧回路の一実施例を示す回路図である。

【図2】同実施例を構成する差動増幅回路の一例を示す 回路図である。

【図3】同実施例を構成するPチャネル型横形DMOS

トランジスタ、保護ダイオード、抵抗、並びに差動増幅 回路を構成するNチャネル型コンベンショナル型MOS トランジスタ及びPチャネル型コンベンショナル型MO Sトランジスタを示す断面図である。

【図4】同実施例の製造方法の一例の最初を示す工程断 面図である。

【図5】同製造方法の続きを示す工程断面図である。

【図6】同製造方法の続きを示す工程断面図である。

【図7】同製造方法の続きを示す工程断面図である。

【図8】同製造方法の最後を示す工程断面図である。

【図9】定電圧回路の他の実施例を示す回路図である。

【図10】従来の定電圧回路を示す回路図である。

# 【符号の説明】

入力端子
出力端子

5 Pチャネル型横形DMOSトランジスタ


7 差動增幅回路

9 基準電圧発生回路


11 保護ダイオード

R1, R2 分圧抵抗


【図1】




【図2】




【図3】




【図9】







## 【図7】



## フロントページの続き

(51) Int. CI. 7	識別記号	FΙ			テーマコード(参考)	
HO1 L 21/822		H01L	27/04	В		
21/823	4			Р		
21/823	8		27/06	102A	•	
27/092			27/08	3 2 1 A		
29/78				3 2 1 L		
			29/78	301K		
		•		3 O 1 D		

Fターム(参考) 5F032 AA13 AC01 CA03 CA14 CA15

CA17 CA20 CA24 CA25 DA43

DA53

5F038 AR09 AR16 AV06 BB04 BB08

BH05 BH12 DF01 EZ13 EZ14

EZ16 EZ17 EZ20

5F048 AA05 AA07 AB08 AC03 AC10

BA01 BB06 BB07 BB16 BB18

BC03 BC07 BD01 BE02 BE03

BE04 BG12 BH07 CC07

5F140 AA29 AB03 AB06 AC21 BA01

BE07 BF01 BF04 BG28 BG43

BG44 BH30 BH49 BK13 CB01

CC07 CC12 CC19

5H430 BB09 BB11 EE04 FF02 FF12

FF13 HH03 LA01